Santiago de Pablo
Depto. Tecnología Electrónica
Universidad de Valladolid
Email: sanpab@eii.uva.es
Esc. Ingenierías Industriales
P. Prado de la Magdalena, 3-5
47011 Valladolid
España / Spain
Tel.: (+34) 983 42 33 45
2-Jun-2015
Presentado el PFC titulado "Programación en C/C++ de un sistema de licencias basado en RSA y SHA-1 para un procesador de 8 bits embebido en FPGA" de Alberto Apellaniz Cosgaya.
27-May-2015
Presentado el PFC titulado "Desarrollo de una librería de componentes no lineales para un simulador Hardware in the Loop" de Alejandro Martínez de Ilarduya Alcalde.
1-Sep-2014
Acaba de incorporarse a eZono AG, Jena, Alemania un alumno de la EII. Ha recibido una beca Erasmus Prácticas para trabajar seis meses en Alemania.
16-Jul-2014
Presentado el PFC titulado "Diseño de un procesador DSP en coma flotante sobre un dispositivo reconfigurable FPGA programable en C para aplicaciones HIL y RCP en tiempo real" de Alberto Matía Izquierdo.
15-Mar-2013
Presentado el PFC titulado "Creación de librerías de coma flotante para un compilador C/C++ de un microprocesador de propósito general" de Víctor García Jiménez.
1-Jun-2012
Acaban de incorporarse a eZono AG, Jena, Alemania dos alumnos de la EII. Ambos han recibido una beca Erasmus Prácticas para trabajar seis meses en Alemania.
Presentado el PFC titulado "Programación en C/C++ de un sistema de licencias basado en RSA y SHA-1 para un procesador de 8 bits embebido en FPGA" de Alberto Apellaniz Cosgaya.
27-May-2015
Presentado el PFC titulado "Desarrollo de una librería de componentes no lineales para un simulador Hardware in the Loop" de Alejandro Martínez de Ilarduya Alcalde.
1-Sep-2014
Acaba de incorporarse a eZono AG, Jena, Alemania un alumno de la EII. Ha recibido una beca Erasmus Prácticas para trabajar seis meses en Alemania.
16-Jul-2014
Presentado el PFC titulado "Diseño de un procesador DSP en coma flotante sobre un dispositivo reconfigurable FPGA programable en C para aplicaciones HIL y RCP en tiempo real" de Alberto Matía Izquierdo.
15-Mar-2013
Presentado el PFC titulado "Creación de librerías de coma flotante para un compilador C/C++ de un microprocesador de propósito general" de Víctor García Jiménez.
1-Jun-2012
Acaban de incorporarse a eZono AG, Jena, Alemania dos alumnos de la EII. Ambos han recibido una beca Erasmus Prácticas para trabajar seis meses en Alemania.
Tesis Doctorales |
 |
Desarrollo mi investigación en el grupo de investigación DEEPER, dedicado a estudiar la aplicación de los Dispositivos Lógicos Programables (principalmente FPGAs) al control de Convertidores Electrónicos de Potencia (principalmente CC/CA y CA/CA). En el grupo hemos presentado las siguientes Tesis Doctorales:
- Study and evaluation of distributed power electronic converters in photovoltaic generation applications realizada por Dr. Zaid A. Aljawary y dirigida por Dr. S. de Pablo y Dr. L.C. Herrero.
- Study of new vector-control algorithms for 3-phase inverters used in renewable agents connected to the low-voltage utility grid with disturbances realizada por Dr. Néstor F. Guerrero-Rodríguez y dirigida por Dr. Alexis B. Rey-Boué.
- Estudio y Simulación de Convertidores CA/CA Directos 3x3 en Matriz de Conversión controlados mediante Sliding Fuente de Corriente realizada por Dr. Luis Carlos Herrero de Lucas y dirigida por Dr. S. de Pablo y Dr. J.M. Ruiz.
- Control de aerogeneradores de paso fijo para extraer la máxima potencia eólica realizada por Dr. Fernando Martínez Rodrigo y dirigida por Dr. J.M. Ruiz y Dr. J.A. Domínguez.
- Estudio de la Aplicación de los Dispositivos Programables tipo FPGA al Diseño de Circuitos Digitales de Comunicación realizada por Dr. Luis José Vaquero Garrote y dirigida por Dr. S. de Pablo.
- Control Digital Vectorial con Sliding en Fuente de Corriente para Convertidores CC/CA Trifásicos conectados a Red realizada por Dr. Alexis B. Rey Boué y dirigida por Dr. S. de Pablo y Dr. J.M. Ruiz.
- Estudio del Test de Tarjetas de Circuito Impreso con Circuitos Digitales VLSI y Memorias RAM realizada por Dr. Santiago Cáceres Gómez y dirigida por Dr. J.M. Ruiz.
- Arquitecturas y Algoritmos para el Tratamiento y la Segmentación de Imágenes en Tiempo Real realizada por Dr. Santiago de Pablo Gómez y dirigida por Dr. S. Lorenzo.
Proyectos de Investigación |
|
- CICYT - ENE2007-67417/ALT (€68,244, 2007.10~2010.09): "Desarrollo de nuevos Convertidores de Potencia y Circuitos de Control para Generadores Eólicos conectados a Red" desarrollado por S. de Pablo, F. Martínez, L.C. Herrero, S. Cáceres y J.A. Cebrián.
- EZONO - 061/063951 & 061/073952 (€48,000, 2006.01~2008.08): "Implementación de una plataforma de procesamiento de señal sobre FPGA, usando PCI Express como bus de entrada y salida" desarrollado por S. de Pablo, S. Cáceres, J.A. Cebrián, L.C. Herrero y A.B. Rey. En este Proyecto han participado cuatro alumnos, dos de ellos trabajan actualmente en eZono AG, Jena, Alemania.
- ISEND - 061/073951 (€52,200, 2007.01~2008.06): "Test de tarjetas de circuito impreso para equipos de ensayo no destructivo" desarrollado por S. Cáceres y S. de Pablo, J.A. Cebrián, L.C. Herrero y F. Martínez.
- JCYL - VA004B06 (€9,900, 2006.01~2007.12): "Desarrollo de arquitecturas de control flexible para convertidores electrónicos de potencia CC/CA a través de dispositivos FPGA" desarrollado por S. de Pablo, S. Cáceres, L.C. Herrero, F. Martínez, J.A. Cebrián y A.B. Rey.
- JCYL - VA021B06 (€9,900, 2006.01~2007.12): "Estudio e implementación sobre prototipo de 5KW de las técnicas de conmutación de corriente en corvertidores CA/CA directos" desarrollado por L.C. Herrero, F. Martínez, S. de Pablo y A.B. Rey.
 |
 |
 |
| eZono AG Jena, Germany |
ISEND SA Valladolid, Spain |
FPGAworld Conference Stockholm, Sweden Copenhagen, Denmark |